#### (19)日本国特許庁 (JP)

識別記号

(51) Int.CL'

# (12) 公開特許公報(A)

FΙ

(11)特許出顧公開番号 特開2002-76272 (P2002-76272A)

テーマコート\*(参考)


(43)公開日 平成14年3月15日(2002.3.15)

H01L 27/0	4	G03F 7/42 2H096
21/8	22	H01L 27/04 C 5F038
G03F 7/4	2	21/30 572B 5F043
H01L 21/0 21/3		21/306 D 5 F 0 4 6
·		審査請求 未請求 請求項の数6 OL (全 6 頁)
(21)出顧番号	特願2000-252922(P2000-252922)	(71)出版人 000002185
		ソニー株式会社
(22)出廣日	平成12年8月23日(2000.8.23)	東京都品川区北品川6丁目7番35号
		(72)発明者 中玉利 忍
		鹿児島県国分市野口北5番1号 ソニー国
		分株式会社内
		(74)代理人 100094053
		弁理士 佐藤 隆久
		Fターム(参考) 2H096 AA25 HA23 HA30 LA03
		5F038 ACO3 ACO5 AC17 EZ14 EZ15
		E720
		5F043 AA37 BB25 CC16 DD15 DD30
		EE23 EE27 FF01
		5F046 WA02 WA03 WA06

# (54) 【発明の名称】 半導体装置の製造方法

# (57)【要約】

【課題】レジスト除去液によるキャパシタ誘電体層のエッチングを抑制し、特性の安定したキャパシタ素子を形成することができる半導体装置の製造方法を提供する。 【解決手段】半導体基板に下部電極を形成する工程と、下部電極上に誘電体層を形成する工程と、レジストをマスクとするエッチングにより誘電体層のパターニングを行う工程と、硫酸と過酸化水素を含む溶液を加熱する工程と、所定量、好適には過酸化水素濃度が3.5 w t %以下となるような量の過酸化水素を溶液に補充する工程と、補充の直後に、レジストを含む半導体基板を溶液に浸漬し、レジストを除去する工程と、誘電体層上に上部電極を形成する工程とを有する半導体装置の製造方法。



30

1

#### 【特許請求の範囲】

【請求項1】半導体基板に下部電極を形成する工程と、 前記下部電極上に誘電体層を形成する工程と、

レジストをマスクとするエッチングにより前記誘電体層 のパターニングを行う工程と、

硫酸と過酸化水素を含む溶液を加熱する工程と、 所定量の過酸化水素を前記溶液に補充する工程と、 前記補充の直後に、前記レジストを含む前記半導体基板

を前記溶液に浸漬し、前記レジストを除去する工程と、 前記誘電体層上に上部電極を形成する工程とを有する半 10 合、誘電体層の形成は約500℃以下の低温プロセスで 導体装置の製造方法。

【請求項2】前記所定量の上限は、前記レジストを除去 する工程における前記誘電体層の膜厚の減少が、前記半 導体装置の特性に影響を与えないような範囲で設定され る請求項1記載の半導体装置の製造方法。

【請求項3】前記誘電体層を形成する工程は、シリコン 窒化膜を形成する工程である請求項2記載の半導体装置 の製造方法。

【請求項4】前記所定量の上限は、室温での導入量に基 づいて計算した、補充後の前記溶液の過酸化水素濃度が 20 ほぼ3.5wt%となるように設定される請求項3記載 の半導体装置の製造方法。

【請求項5】前記溶液を加熱する工程は、濃硫酸5容量 と過酸化水素水1容量とを混和した溶液を加熱する工程 であり、

前記所定量の上限は、過酸化水素水0.05容量である 請求項4記載の半導体装置の製造方法。

【請求項6】前記溶液をほぼ120℃に加熱し、前記溶 液に前記半導体基板をほぼ10分間浸漬する請求項5記 載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、キャパシタ素子を 有する半導体装置の製造方法に関し、特に、キャパシタ 素子の誘電体層がレジスト除去工程においてエッチング されて、キャパシタ素子の特性が変動するのを防止する ことができる半導体装置の製造方法に関する。

## [0002]

【従来の技術】半導体集積回路に搭載されるキャパシタ 素子は、その構造により2種類に大別される。一方は、 シリコン基板の表層に形成された不純物拡散層を下部電 極として用いるMIS (metal-insulato r-semiconductor) 型キャパシタ素子で ある。MIS型キャパシタ素子においては、シリコンか らなる下部電極上に誘電体層を介して、金属からなる上 部電極が形成される。したがって、不純物拡散層のかわ りにポリシリコン層が下部電極として用いられる場合 も、MIS型キャパシタに分類される。

【0003】他方は、金属配線層を下部電極として用い るものであり、MIM(metalーinsulato 50 また、アッシングによりレジストを除去する場合には、

r-metal)型キャパシタ素子と称される。MIM 型キャパシタ素子においては、金属からなる下部電極上 に誘電体層を介して、金属からなる上部電極が形成され る。

【0004】MIM型キャパシタ素子は下部電極として 金属層を用いるため、寄生素子が低低抗であり、高周波 特性に優れるという利点を有するが、誘電体層の形成を 下部電極材料の融点以下で行う必要がある。下部電極材 料として例えばA1系合金等の低融点金属を用いる場 行われる。このような低温プロセスによって形成された 誘電体層は、半導体装置の製造過程で行われる高温の熱 処理により膜質が劣化しやすい。

【0005】それに対してMIS型キャパシタ素子の場 合には、誘電体層の形成を例えば約700℃以上の高温 で行うことも可能である。このような高温プロセスによ り誘電体層として例えばシリコン窒化膜を形成した場 合、均質な膜質が得られ、また、高温の熱処理による膜 質の劣化が防止される。さらに、シリコン窒化膜からな る誘電体層は、下部電極を構成するシリコンとの相互反 応を起こさないため、キャパシク素子の特性が安定化さ '

【0006】以下に、MIS型キャパシタ素子を形成す る方法について、図1を参照して説明する。まず、図1 (a) に示すように、シリコン基板1に下部電極となる 不純物拡散層(不図示)を形成してから、シリコン基板 1上に誘電体層として例えばシリコン窒化膜2を形成す る。シリコン窒化膜2の形成は、例えば化学気相成長 (CVD; chemical vapor depos ition)により行う。

【0007】次に、図1 (b) に示すように、シリコン 窒化膜2上にレジスト3を塗布する。続いて、図1 (c) に示すように、フォトリソグラフィ工程により、 キャパシタ素子形成領域以外のレジスト3を除去する。 次に、図1(d)に示すように、レジスト3をマスクと してシリコン窒化膜2のエッチングを行う。このエッチ ングは例えば反応性イオンエッチング(RIE; rea ctive ion etching)等のドライエッ チングにより行うことができる。

40 【0008】その後、図1 (e) に示すように、シリコ ン窒化膜2上のレジスト3を除去する。 レジストを除去 する方法としては、濃硫酸と過酸化水素水の混合液(以 下、SPM(sulfuric acid-hydro gen peroxidemixture)液とす る。) にウェーハを浸漬する方法と、プラズマ化した酸 素を用いる方法 (アッシング) が挙げられる。

【0009】SPM液を用いるウェットプロセスは、一 度に大量のウェーハの処理が可能であり、装置もアッシ ングに比較して非常に安価であるという利点を有する。

3

反応の終点の検出を正確に行わないと、プラズマの影響 でウェーハが損傷を受けやすいが、ウェットプロセスに よればウェーハの損傷は少ない。

【0010】図1のシリコン基板1を金属層に変更する と、基本的な構成のM I M型キャパシタ素子となるが、 この場合には誘電体層のエッチングに用いられたレジス ト (図1 (d) のレジスト3 に相当) を除去する際に、 下部電極である下地の金属層が一部露出する。したがっ て、レジスト剥離液の組成を最適化するのが比較的難し く、M I M型キャパシタ素子のレジスト除去にはドライ 10 法の概略を説明する。硫酸と過酸化水素水を混合する プロセスであるアッシングが採用されることが多い。 【0011】一方、図1に示すようなMIS型キャパシ

 $H_2 SO_4 + H_2 O_2 \rightarrow H_2 SO_4 + H_2 O + O \uparrow \cdots (1)$ 

【0013】また、次式(2)で表される反応により、

※O5 ))が生成する。

成する。

強力な酸化剤であるカロ酸(ペルオキソー硫酸(H2 S※

タ素子については、レジストの除去方法は一部ウェット\*

 $H_2 SO_4 + H_2 O_2 \rightarrow H_2 SO_5 + H_2 O \cdots (2)$ 

カロ酸は次式(3)で表される発熱反応により活性酸素★ ★を生成する。

 $H_2 SO_5 + H_2 O \rightarrow H_2 SO_4 + H_2 O + O \uparrow \cdots (3)$ 

【0014】上記の他、硫酸と過酸化水素水との混合に 20☆酸は次式(4)で表される発熱反応により活性酸素を生 よりペルオキソ二硫酸(H2 S2 O8 )も生成し、ペル オキソ二硫酸も酸化剤として作用する。ペルオキソ二硫☆

成する。

\*プロセスからアッシングに移行しているが、上記のよう

なウェットプロセスの利点から、現在も用途に応じてウ

ェットプロセスが採用されている。ウェットプロセスに

よれば、ウェーハ表面に付着したパーティクル等の除去 も比較的容易に行うことができる。図1 (e)に示す工

程の後、シリコン窒化膜2上に金属からなる上部電極を

形成することにより、MIS型キャパシタ素子が得られ

【0012】以下に、SPM液を用いたレジスト除去方

と、次式(1)で表される発熱反応により活性酸素が生

 $H_2 S_2 O_8 + H_2 O \rightarrow 2H_2 SO_4 + O \uparrow \cdots (4)$ 

以上のような種々の反応により活性酸素が生成し、この ような活性酸素等によって有機物であるレジストが分解 される。

【0015】通常、SPM液は濃硫酸と過酸化水素水と が $5:1\sim1:1$ の比率で混合されたものであり、SPM液を100~130℃に加熱してレジストの除去が行 素の分解や蒸発によって経時的に低下するが、これを最 小限とするには、濃硫酸と過酸化水素水との比率を5: 1とし、加熱を100~120℃で行うことが好まし い。また、レジストの除去にはSPM液中の濃度がH2 SO4 ≥80wt%, H2 O2 ≥0. 2wt%であるこ とが要求される。SPM液を用いた洗浄により、レジス トの除去だけでなく、有機性の汚れや表面金属不純物の 除去も行われる。

[0016]

【発明が解決しようとする課題】レジストは炭素および 40 水素を含む有機物であり、レジストが分解すると二酸化 炭素および水が生成する。また、過酸化水素は不安定で あり、次式(5)で表される反応によって分解する。  $2H_2 O_2 \rightarrow 2H_2 O + H_2 \uparrow \cdots (5)$ 

【0017】 したがって、 反応が進行するとともにSP M液が希釈され、過酸化水素の濃度が低下する。これに より、SPM液のレジスト除去能力が低下する。この問 題を軽減する方法の一つに、過酸化水素水を一定の時間 後にSPM液に補充するという方法がある。過酸化水素 水の補充は、レジスト除去能力の維持だけでなく、液面◆50

◆を一定のレベルに保つ上でも有効である。

【0018】SPM洗浄においては、薬品のコスト上昇 を抑えながら生産性を上げるため、数10枚、例えば5 0枚程度のウェーハが一度に処理される。1回の処理 後、ウェーハを処理槽から取り出すと、ウェーハ表面に SPM液が残留することによって処理槽内のSPM液が われる。SPM液のレジスト除去能力は、主に過酸化水 30 減少する。したがって、上記のように過酸化水素水を補 充すれば、液面の低下を防止することができる。

> 【0019】一方、上記のMIS型キャパシタ素子の製 造方法によれば、誘電体層上のレジスト3は、図1 (e)に示す工程において、SPM液を用いたウェット プロセスによって除去される。誘電体層として例えばシ リコン窒化膜2を形成した場合、SPM液に浸漬する時 間や、SPM液の温度あるいは組成によっては、シリコ ン窒化膜2のエッチングが進行する。

【0020】SPM液によってシリコン窒化膜2がエッ チングされ、シリコン窒化膜2の膜厚が変化すると、キ ャパシタ素子の特性が変動し、キャパシタ素子を含む半 導体集積回路の特性が不安定となる。したがって、SP M液に過酸化水素水を補充する場合には、レジスト下地 のエッチングを抑制する必要がある。本発明は上記の問 題点に鑑みてなされたものであり、したがって本発明 は、レジスト除去液によるキャパシタ誘電体層のエッチ ングを抑制し、特性の安定したキャパシタ素子を形成す ることができる半導体装置の製造方法を提供することを 目的とする。

[0021]

【課題を解決するための手段】上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板に下部電極を形成する工程と、前記下部電極上に誘電体層を形成する工程と、レジストをマスクとするエッチングにより前記誘電体層のパターニングを行う工程と、硫酸と過酸化水素を含む溶液を加熱する工程と、所定量の過酸化水素を前記溶液に補充する工程と、前記補充の直後に、前記レジストを含む前記半導体基板を前記溶液に浸漬し、前記レジストを除去する工程と、前記誘電体層上に上部電極を形成する工程とを有することを特徴とする

【0022】本発明の半導体装置の製造方法は、好適には、前記所定量の上限は、前記レジストを除去する工程における前記誘電体層の膜厚の減少が、前記半導体装置の特性に影響を与えないような範囲で設定されることを特徴とする。本発明の半導体装置の製造方法は、好適には、前記誘電体層を形成する工程は、シリコン窒化膜を形成する工程であることを特徴とする。

【0023】本発明の半導体装置の製造方法は、好適には、前記所定量の上限は、室温での導入量に基づいて計 20 算した、補充後の前記溶液の過酸化水素濃度がほぼ3.5 wt%となるように設定されることを特徴とする。本発明の半導体装置の製造方法は、好適には、前記溶液を加熱する工程は、濃硫酸5容量と過酸化水素水1容量とを混和した溶液を加熱する工程であり、前記所定量の上限は、過酸化水素水0.05容量であることを特徴とする。本発明の半導体装置の製造方法は、好適には、前記溶液をほぼ120℃に加熱し、前記溶液に前記半導体基板をほぼ10分間浸漬することを特徴とする。

【0024】これにより、誘電体層のパターニングを行 30 った後、ウェットプロセスによりレジストを除去する際に、下地の誘電体層のエッチングが進行するのを抑制することが可能となる。したがって、キャパシタ素子の誘電体層の膜厚の変動が防止され、特性の安定したキャパシタ素子を形成することができる。

#### [0025]

【発明の実施の形態】以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。まず、図1(a)に示すように、シリコン基板1に下部電極となる不純物拡散層(不図示)を形成してから、シリコン基板1上に誘電体層として例えばシリコン窒化膜2を形成する。シリコン窒化膜2の形成は、例えばCVDにより行う。

【0026】次に、図1(b)に示すように、シリコン 窒化膜2上にレジスト3を塗布する。続いて、図1 (c)に示すように、フォトリソグラフィ工程により、 キャパシタ素子形成領域以外のレジスト3を除去する。 次に、図1(d)に示すように、レジスト3をマスクと してシリコン窒化膜2のエッチングを行う。このエッチ ングは例えばRIEにより行うことができる。 【0027】その後、図1(e)に示すように、シリコン窒化膜2上のレジスト3を除去する。レジストの除去は、濃硫酸と過酸化水素水とを5:1の比率で混合したSPM液にウェーハを浸漬して行う。また、SPM液は例えば120℃に加熱する。本実施形態の半導体装置の製造方法によれば、ウェーハを処理槽に投入する直前に、所定量の過酸化水素水を処理槽に補充する。例えば、処理槽に96%濃硫酸20L、31%過酸化水素水4Lを入れて加熱してから、ウェーハ投入直前に31%

10 過酸化水素水を200mL補充する。これにより、レジスト3の下地のシリコン窒化膜2のエッチングを抑制しながら、SPM液のレジスト除去能力を維持することができる。

【0028】レジスト3を除去した後、シリコン窒化膜 2上に金属からなる上部電極を形成することにより、M IS型キャパシタ素子が得られる。上部電極としては、 例えばA1またはA1系合金を用いることができる。また、誘電体層と上部電極との層間に例えばTi層、あるいはTiとTiNとの積層膜をバリアメタル層として形成してもよい。

【0029】以下に、SPM洗浄の条件とシリコン窒化 膜のエッチング量との関係について、図2~図5を参照 して説明する。図2および図3は、過酸化水素水の補充 量とシリコン窒化膜のエッチング量との関係を示す図で ある。処理槽に96%濃硫酸20L、31%過酸化水素 水4Lを入れて120℃に加熱してから、ウェーハ投入 直前に31%過酸化水素水を所定量補充した。ウェーハ の処理時間は10分とした。

【0030】図2の横軸はロット番号を示し、1~5は 過酸化水素水の補充量が50mLの場合、6~10は過 酸化水素水の補充量が85mLの場合、11~15は過 酸化水素水の補充量が110mLの場合、16~20は 過酸化水素水の補充量が150mLの場合、21~25 は過酸化水素水の補充量が200mLの場合を示す。各 ロットにおいて50枚のウェーハを処理し、シリコン窒 化膜のエッチング量の最小値、最大値および平均値を図 2に示した。また、各補充量でのエッチング量の平均を 図3に示した。

【0031】図2および図3に示すように、過酸化水素 40 水の補充量の増加に伴い、シリコン窒化膜のエッチング 量は増加する。本実施形態のMIS型キャパシタ素子 は、シリコン窒化膜のエッチング量が1nm以下であれ ば、特性の変動を無視できる。図2に示すように、過酸 化水素水の補充量が200mLの場合、エッチング量の 最大値は0.4nm以下である。したがって、過酸化水 素水の補充量を200mL以下とすることにより、シリ コン窒化膜のエッチングに起因するキャパシタ素子の特 性の変動を防止することができる。

【0032】図4は、SPM洗浄の処理時間とシリコン 50 窒化膜のエッチング量との関係を示す図である。処理槽 に96%濃硫酸20L、31%過酸化水素水4Lを入れ て120℃に加熱し、ウェーハを投入した。 図4に示す ように、ウェーハの処理時間が10分の場合にはエッチ ング量は0.2nm以下であるが、処理時間を20分あ るいは30分とした場合、エッチング量は0.4~0. 5 nmとなる。したがって、シリコン窒化膜のエッチン グを防止する上ではSPM洗浄は10分程度の短時間で 行うことが好ましい。

【0033】図5は、SPM洗浄の処理温度とシリコン 窒化膜のエッチング量との関係を示す図である。処理槽 10 に96%濃硫酸20L、31%過酸化水素水4Lを入れ て所定の温度に加熱し、ウェーハを投入した。ウェーハ の処理時間は15分とした。図5に示すように、処理温 度が135℃以下の場合にはシリコン窒化膜のエッチン グ量はほぼO. 4 nm以下であるが、処理温度を150 ℃にするとエッチング量は急激に増加し、キャパシタ素 子の特性の変動が問題となる。

【0034】以上のように、過酸化水素の補充量を増加 した場合、処理時間を長くした場合、および処理温度を 高くした場合にそれぞれシリコン窒化膜のエッチング量 20 能である。 は増加する。過酸化水素の蒸発を抑制し、かつレジスト の除去効率を高くするには、処理温度を100~120 ℃とするのが好ましく、シリコン窒化膜のエッチング量 を低減する目的で処理温度を下げることは難しい。ま た、図5に示すように、処理温度が90~120℃であ る場合には、シリコン窒化膜のエッチング量の変化が少 なく、処理温度を下げてもシリコン窒化膜のエッチング を低減する効果は小さい。

【0035】また、処理時間については、処理温度を決 定するとレジスト除去に要する時間がほぼ求まり、それ 30 以下に処理時間を短縮することはできない。したがっ て、シリコン窒化膜のエッチング量を例えば1nm以下 に制御するには、過酸化水素水の補充量、処理時間およ び処理温度の3つの条件のうち、過酸化水素水の補充量 を調節するのが最も有効である。

【0036】前述したように、レジストの除去にはSP M液中の濃度がH2 SO4 ≥80wt%、H2 O2 ≥ 0. 2wt%であることが要求される。上記の条件で2 00mLの過酸化水素水を補充した場合、過酸化水素の となる。これを目安として、過酸化水素水を補充するこ とにより、シリコン窒化膜の過度のエッチングを防止す ることができる。

【0037】SPM液中の過酸化水素濃度をモニターす る方法としては、例えば、酸化剤として過マンガン酸力

リウム溶液を用いる酸化還元滴定等が知られている。S PM液中の過酸化水素濃度をモニターしながら過酸化水 素水を補充し、過酸化水素濃度が所定の上限値となった 時点で、過酸化水素水の補充を停止する。これにより、 レジスト下地のエッチングに起因した半導体装置の特性 の変動を防止し、半導体装置の歩留りを向上させること ができる。

【0038】上記の本発明の実施形態の半導体装置の製 造方法によれば、キャパシタ誘電体層であるシリコン窒 化膜がSPM液によってエッチングされるのを抑制する ことができる。これにより、MIS型キャパシタ素子の 特性の変動が防止される。本発明の半導体装置の製造方 法の実施形態は、上記の説明に限定されない。例えば、 下部電極として金属層を用いるMIM型キャパシタ素子 の場合にも、下部電極上にシリコン酸化膜などの絶縁膜 を形成し、絶縁膜に設けられた開口部に誘電体層を形成 するようなシリンジ型キャパシタ素子などには、本発明 の半導体装置の製造方法を適用することができる。その 他、本発明の要旨を逸脱しない範囲で、種々の変更が可

# [0039]

【発明の効果】本発明の半導体装置の製造方法によれ ば、レジスト除去工程においてキャパシタ誘電体層がエ ッチングされるのを防止して、特性の安定したキャパシ 夕素子を製造することが可能となる。

## 【図面の簡単な説明】

【図1】図1 (a)~(e)は本発明および従来の半導 体装置 (MIS型キャパシタ素子) の製造方法の製造工 程を示す断面図である。

【図2】図2は本発明の半導体装置の製造方法の実施形 態に係り、過酸化水素水の補充量とシリコン窒化膜のエ ッチング量との関係を示す図である。

【図3】図3は本発明の半導体装置の製造方法の実施形 態に係り、過酸化水素水の補充量とシリコン窒化膜のエ ッチング量との関係を示す図である。

【図4】図4は本発明の半導体装置の製造方法の実施形 態に係り、SPM洗浄の処理時間とシリコン窒化膜のエ ッチング量との関係を示す図である。

【図5】図5は本発明の半導体装置の製造方法の実施形 蒸発分を無視すると、計算上はH2 O2 ≒3.5wt% 40 態に係り、SPM洗浄の処理温度とシリコン窒化膜のエ ッチング量との関係を示す図である。

### 【符号の説明】

1…シリコン基板、2…シリコン窒化膜、3…レジス ١.

